

【Slide 1: 封面页】

各位老师、同学，大家好。我是杨礼谦。今天我汇报的题目是《基于薄膜晶体管(TFT)的 LED 驱动器及反相器电路的设计与制造》。这是微纳制造与 IC 装备课程的实验七总结汇报。

【Slide 2: 核心概念与器件原理】

本次实验的核心器件——薄膜晶体管（TFT）。

TFT 本质上是一种金属-绝缘体-半导体场效应晶体管（MISFET）。与传统硅基 MOSFET 不同，TFT 可以在玻璃或柔性塑料等非晶体基底上制造，是现代显示技术（如 AMOLED）和柔性电子的核心组件。

本次实验我们制备的是 N 沟道增强型 TFT，原理是通过控制栅极（Gate）电压来调节半导体沟道的导通与截止，进而驱动 LED 或实现逻辑运算。

当我们给 TFT 的栅极（Gate）施加高电平（例如 +30V）时，TFT 内部形成电子沟道，电阻骤降，相当于开关“闭合”。此时回路导通，电流流过 LED，将其点亮。

当栅极施加低电平（例如 -30V）时，沟道夹断，电阻无穷大，相当于开关“断开”。回路切断，LED 熄灭。

通过控制栅极电压，我们成功实现了对大功率负载（LED）的通断控制。

反向器（非门）

这个电路实现逻辑“非”功能的物理基础是电阻分压原理。

输入高电平（Logic 1）时： TFT 导通，其内阻变得非常小（远小于负载电阻）。根据分压公式，输出端电压被**“下拉”**到接近地电位（0V）。即：**入高出低**。

输入低电平（Logic 0）时： TFT 截止，其内阻变得无穷大。此时电路断开，输出端通过负载电阻被**“上拉”**到电源电位。即：**入低出高**。

【Slide 3: 掩模版设计与制造（新增环节）】

在进行器件制造之前，首先是光刻掩模版（Mask）的设计与制备，这是整个微纳加工的基石。

1. 版图设计（Layout Design）：

我们首先使用 L-Edit 软件绘制了电路的版图。这一步需要将 TFT 的栅极、源漏极以及反相器的互连导线分层绘制，精确定义各层结构的几何尺寸与相对位置。

2. 掩模版制造工艺：

设计完成后，我们利用**激光直写技术（Laser Direct Writing）**进行无掩模光刻。

- 首先，在涂有光刻胶的铬版（Chrome Mask）上进行激光扫描曝光；
- 显影后，暴露出需要去除的铬层区域；
- 接着使用**湿法刻蚀工艺**腐蚀掉裸露的铬；主要成分基于硝酸铈铵 $((\text{NH}_4)_2\text{Ce}(\text{NO}_3)_6)$ ，
- 最后去胶，成功制备出用于后续接触式光刻的硬质掩模版。

我们在铬版上使用的是正性胶。其特性是***“感光即溶”***——被激光照射的区域，光刻胶发生光化学反应分解，显影时被洗掉，露出下方的铬层供刻蚀；未曝光区域保留。

相比负胶，正性胶通常具有**更高的分辨率**和**更好的对比度**，非常适合制作掩模版上这种边缘清晰、尺寸精确的微米级几何图形。

【Slide 4: 器件制造工艺流程】

有了掩模版之后，我们正式进入器件制造环节。整个制造过程始于严格的基底处理与第一层光刻。

1. 初始环节：基底清洁与预处理 (Substrate Cleaning)

关键动作：实验的第一步是用氧离子体对硅片基底进行清洗，去除硅片表面的有机污染物。

如果基底不干净，后续的光刻胶就无法均匀附着，会导致图形缺陷甚至器件短路。

2. 第一层光刻 (1st Layer Photolithography)

涂胶与前烘：清洗完成后，我们在基底上旋涂正性光刻胶，并进行加热前烘，去除溶剂。

接触式曝光：使用紫外光刻机，配合我们之前做好的掩模版进行曝光。

显影：显影后，光刻胶上显现出第一层电路图案。这层图案通常定义了器件的基础结构（如栅极区域或亲疏水润湿区），为后续的材料生长定下坐标基准。

【Slide: 第二层光刻：负胶工艺与套刻对准】

完成第一层结构后——第二层图形化。这一步有两个核心特点：一是采用了负性光刻胶，二是进行了高精度的套刻对准。

套刻对准 (Overlay Alignment) 挑战：这一步不是在空白硅片上做，而是必须把第二层的源漏极图形，精确地叠在第一层的栅极图形之上。操作流程：我们在光刻机的显微镜视野下，通过调节样品台的 X 、 Y 轴平移和 θ 轴旋转，寻找并匹配**“对准标记” (Alignment Marks)**。标准：必须确保两层十字标记完美重合。如果出现偏差，会导致栅极无法有效控制源漏通道，器件直接报废。3. 最终结果经过曝光、后烘 (Post-exposure Bake, 这是负胶必需的) 和显影，我们成功在第一层结构之上定义出了精准的第二层窗口，为最后的金属电极沉积做好了准备。

工艺选择：为什么改用“负性光刻胶” (Negative Photoresist)?

特性对比：我们之前做掩模版用的是正胶（感光即溶）。而在这一步制作电极时，我们特意选用了负胶。

负胶的特性相反：“受光交联”——被紫外线照射的区域会硬化保留，未照射的区域被显影液洗掉。

我们选择负胶的主要原因是它在显影后容易形成**“倒梯形” (Undercut/Re-entrant profile)** 的侧壁形貌。这种“上宽下窄”的结构对于接下来的金属剥离 (Lift-off) 至关重要，它能确保蒸镀的金属在侧壁断开，防止金属连成一片撕不下来。

旋涂，前烘，负胶曝光，显影然后后烘

【Slide : 电学测试证实成功制造出 N 沟道增强型 TFT】

在显微镜辅助下，我们将钨探针 (Probes) 小心地扎在器件的电极上。根据实验需求，Gate (栅极)：连接一个通道，用于提供扫描电压或方波脉冲信号 (输入端)。Drain (漏极)：连接另一个通道，用于提供偏置电压并测量输出电流 (输出端)。Source (源极)：接地 (Ground)。

测试方案 (Testing Scheme) 为了全面评估器件性能，我们设计了两类测试：
静态直流扫描 (DC Sweep)：针对 TFT 单体，进行转移特性测试。保持漏极电压恒定，将栅极电压从 -30V 线性扫描至 +30V。目的：提取阈值电压 (V_{th})、开关比 (I_{on}/I_{off}) 等关键参数。

动态瞬态测试 (Time Domain / Transient Test)：针对 LED 驱动器和反相器电路。
设置：在栅极施加 -30V 到 +30V 切换的方波信号，同时在时域上抓取输出电流或电压的响应波形。目的：验证电路的开关速度、逻辑功能以及对负载的驱动能力。

💡 针对“测试环节”的 Q&A 预备老师可能会问一些关于测试细节的问题：Q: 你在测试时，如何判断探针是否接触良好了？A: 我们通常通过显微镜观察。当探针针尖接触到铝电极时，会有轻微的滑移痕迹 (Scrubbing mark)。另外，如果 SMU 读出的电流是完全的“开路噪声” (比如 10^{-14} A 以下且杂乱跳动)，说明没接触好；如果有稳定的读数，说明接触良好。Q: 为什么要给漏极 (Drain) 加电压？只给栅极加电压不行吗？A: 不行。TFT 是无源器件，栅极只是“水龙头开关”，漏极电压提供了驱动电子流动的“水压”。如果没有漏极偏置电压，即使沟道打开了，电子也不会定向移动，也就测不到电流。

【Slide 6: 实验结果分析——LED 驱动电路动态测试】

(演讲内容)

【指向 动态测试-LED.png】

接下来验证 LED 驱动功能。我们将 TFT 与 LED 串联，并在栅极施加方波信号。

根据数据 (动态测试-LED.csv)：

- **输入响应：**当栅压 V_g 为 +30V 时，电流导通 (红色曲线跃升)，LED 点亮；当 V_g 为 -30V 时，电流截止，LED 熄灭。

- **结论：**波形显示电流与电压完美同步，验证了 TFT 作为电子开关对负载的精确控制能力。

【Slide 7: 实验结果分析——反相器逻辑测试】

(演讲内容)

【指向 动态测试-反相器.csv 图表】

最后测试由 TFT 和负载电阻构成的反相器。

根据数据：

- 输入高电平（30V）时，TFT 导通，输出端被拉低至约 2V；
- 输入低电平（-30V）时，TFT 截止，输出端被上拉至约 40V。
- **结论：**电路成功实现了“入高出低、入低出高”的逻辑非功能。

【Slide 8: 总结与心得】

(演讲内容)

通过本次实验，我不仅掌握了 TFT 的工作原理，更完整体验了从 L-Edit 版图设计、掩模版激光直写，到光刻、蒸镀、剥离的全套微纳制造流程。

特别是掩模版制作与套刻对准环节，让我深刻体会到微纳加工对工艺参数和环境洁净度的严格要求。

以上就是我的汇报，感谢聆听，欢迎老师批评指正。

💡 针对“掩模版制作”环节的新增 Q&A 准备

老师可能会针对新加的环节提问，建议您准备以下问题：

1. **Q:** 为什么我们要用“激光直写”来做掩模版，而不是直接用激光直写在硅片上做器件？
 - **A:** 激光直写虽然灵活无掩模，但通过率低，太慢。我们用它做一次掩模版，之后就可以用紫外光刻机进行快速、大批量的图形复制（批量生产），效率更高。
2. **Q:** 湿法刻蚀铬版时，如果刻蚀时间过长会发生什么？
 - **A:** 会发生侧向钻蚀（Undercut）。腐蚀液会钻到光刻胶下方，导致掩模版上的透明线条变宽（关键尺寸 CD 变大），最终影响光刻精度。

3. **Q: L-Edit 设计版图时，不同层之间为什么要设计“对准标记”？**

- **A:** 因为 TFT 制造是多层工艺（如先做栅极，再做源漏极）。如果没有对准标记，第二次光刻时无法确定第一层的位置，会导致结构错位，器件失效。